项目描述 ：
A simple 8bit architecture CPU

高级语言： Verilog

项目主页：

项目地址: git://github.com/yoshinrt/cdec.git

创建时间： 2018-07-16T01:17:55Z
项目社区：https://github.com/yoshinrt/cdec
开源协议：
下载