项目描述 ：
Small light-weight implementation of UART in Verilog.

高级语言： Verilog

项目主页：

项目地址: git://github.com/STjurny/BasicUART.git

创建时间： 2020-06-29T06:02:00Z
项目社区：https://github.com/STjurny/BasicUART
开源协议：
下载