项目描述 ：
A 32-bit CPU which includes an ALU, a Register File, Control Unit, Data and Instruction memory

高级语言： Verilog

项目主页：

项目地址: git://github.com/viradhanus/Verilog-based-CPU.git

创建时间： 2021-04-30T17:13:22Z
项目社区：https://github.com/viradhanus/Verilog-based-CPU
开源协议：
下载